TSMC, 8년 만에 S램 비트셀 축소 목표…A14에서 무엇이 달라지나

TSMC가 2028년 양산을 목표로 하는 A14 공정에서 6T 고밀도 S램 비트셀 크기를 0.017㎛² 미만으로 줄일 계획이다.

2026년 10월 26일 업계에 따르면 회사는 이 수치와 최고 수준의 S램 매크로 밀도를 달성했다는 연구 결과를 연말 발표할 예정이다.

미세화의 초점이 계산 회로에서 칩 내부 저장 공간으로도 넓어지는 셈이다.

TSMC의 고밀도 6T S램 비트셀은 2020년 N5 공정이 등장한 뒤 약 0.021㎛² 수준에 머물렀다는 평가를 받아왔다.

N3와 N2 세대에서도 셀 크기가 사실상 정체됐다는 것이다.

A14가 2028년 양산되면 2020년 N5 이후 약 8년 만에 S램 스케일링이 재개되는 셈이다.

비트셀이 작아질수록 같은 면적에 더 많은 메모리를 넣거나 같은 용량의 캐시를 더 작은 면적으로 구현할 수 있다.

비교 가능한 공개 수치에서는 TSMC의 A14 목표치가 앞선다.

인텔 18A는 고밀도 셀 크기 0.021㎛², 매크로 밀도 최대 38.1메가비트/㎟를 지난해 ISSCC에서 보고했다.

셀 면적은 A14의 목표치보다 크다. 삼성전자는 최신 공정의 구체적인 S램 셀 수치가 거의 공개되지 않아 직접 비교하기 어렵다.

S램은 CPU·GPU·AI 가속기 내부에서 데이터를 빠르게 주고받는 캐시 메모리다.

AI 칩처럼 대량의 데이터를 처리하는 칩에서 캐시가 부족하면 외부 메모리에 자주 접근해야 해, 연산 성능만 높여서는 전체 속도가 기대만큼 나오지 않을 수 있다.

S램 셀 축소는 로직뿐 아니라 저장 공간까지 미세화해 이 병목을 줄일 여지를 만든다.

TSMC는 A14가 N2보다 속도 10~15% 향상, 전력 25~30% 절감, 칩 밀도 약 20% 증가를 목표로 한다고 밝혔다.

다만 양산 때의 수율과 비용, 고객사 채택 여부, 후면 전력 공급 적용 여부는 공개되지 않았다.

회사는 시스템 통합 기술도 개발 중이라며 A14가 2028년 양산을 향해 순조롭게 진행 중이라고 설명했다.