원자 단위 2차원 반도체 가공, 한 박막에 트랜지스터 구현

기초과학연구원(IBS) 반데르발스 양자물질연구단 조문호 단장 연구팀이 2차원 반도체의 원자를 선택적으로 바꿔 트랜지스터를 만드는 기술을 개발했다. 연구 결과는 국제학술지 ‘사이언스’ 16일자(현지시간)에 공개됐다.

원자 한 층 두께의 2차원 반도체는 전력 소모가 낮고 집적도가 높아 주목받지만, 표면이 다른 물질과 잘 결합하지 않아 절연막을 고르게 입히기 어렵다. 금속 전극을 직접 붙이면 접촉면이 손상되거나 저항이 커져 성능이 떨어질 수도 있다.

연구팀은 물질을 층층이 쌓는 대신 반도체를 이루는 원자를 바꿔 필요한 기능을 원하는 위치에 만드는 방식을 고안했다. p형 반도체인 이셀레늄화텅스텐(WSe₂)은 텅스텐 원자층을 셀레늄 원자층이 위아래로 감싼 구조다. 연구진은 다층 박막에서 원하는 층과 위치를 골라 셀레늄 원자를 산소·황·텔루륨으로 치환했다.

그 결과 박막 일부를 절연체인 산화텅스텐(WOₓ), n형 반도체인 이황화텅스텐(WS₂), 전기가 잘 통하는 준금속 이텔루륨화텅스텐(WTe₂)으로 바꿨다. 하나의 박막에 반도체와 절연막, 준금속 전극 접합층을 갖춘 모듈형 트랜지스터를 구현한 것이다.

준금속 접합층을 적용했을 때 전극에서 반도체로 전하가 이동하며 넘어야 하는 에너지 장벽은 35.5밀리전자볼트(meV)였다. 전류를 10배로 바꾸는 데 필요한 게이트 전압 변화량은 61.3밀리볼트(mV)로, 상온에서 기존 방식의 트랜지스터가 도달할 수 있는 이론적 최솟값인 약 60mV에 가까웠다.

또 p형과 n형 트랜지스터를 수직으로 쌓은 상보형 인버터는 1볼트(V)에서도 입력 신호를 반전시켰다.

이번 기술은 트랜지스터의 주요 구성요소를 하나의 박막에 구현했다는 점에서 의미가 있다. 연구팀은 다른 2차원 반도체 소재에 적용하고 웨이퍼 크기의 대면적 공정으로 발전시키는 한편, 3차원 적층형 집적회로 등으로의 응용 가능성을 탐색할 계획이다.

이번에 3차원 회로를 구현한 것은 아니지만, 수직 적층 인버터를 제작해 소자 간 적층 가능성을 보였다.